Liberty 是用来描述门级单元的时序、功耗、噪声和功能等行为的文本文件,贯穿于数字后端设计的各个阶段。
所有与时序分析相关的工具都可以使用本 Liberty Parser 解析 Liberty 文件。
EDA工具的核心基础设施芯片设计龙头企业合作伙伴
Liberty 是用来描述门级单元的时序、功耗、噪声和功能等行为的文本文件,贯穿于数字后端设计的各个阶段。所有与时序分析相关的工具都可以使用本 Liberty Parser 解析 Liberty 文件。
SAIF 全称 Switching Activity Interchange Format(开关行为内部交换格式文件,用于仿真器和功耗分析之间交换信息的ASCII文件),在仿真工具中,设计者利用仿真程序或信号向量使设计中每个器件都发生跳变,把总跳变次数记录在SAIF文件中,以此获取各节点的翻转信息。
SPEF 全称 Standard Parasitic Extraction Format(标准寄生电路提取格式)是集成电路设计流程中 EDA 工具间传递互连线寄生参数的标准媒介文件,它主要用于将寄生信息从一个工具传递到另一个工具。数字电路后端设计工具可以使用本 SPEF Parser 解析 SPEF 文件。
DEF 全称 Design Exchange Format (设计交换格式)是ASCII格式的文件,它描述的是实际的设计,对库单元及它们的位置和连接关系进行了列表,使用DEF来在不同的设计系统间传递设计,同时又可以保持设计的内容不变。用于电路物理 信息交互,是将数字实现前后端连接起来的桥梁。
亿方联创:基于底座串联国产全流程工具链,为客户提供一站式芯片服务!
帮助您节省项目开发周期,让设计变得更加有趣,像做艺术品一样做DFT